

## Microelectrónica

Asignatura Optativa 4º Curso  
Especialidad Electrónica  
Curso 2008-2009, 2º Semestre

Marisa López Vallejo (marisa@die.upm.es)  
Pablo Ituero Herrero

M. L. López Vallejo

1

## La microelectrónica

- ✓ Maneja cifras y magnitudes impensables en ningún otro sector industrial
  - La complejidad de los circuitos ha aumentado de forma exponencial desde hace más de 40 años.
  - La velocidad ha aumentado en más de tres órdenes de magnitud
- ✓ Ha permitido avances extraordinarios en otros campos: ordenadores, electrónica de consumo, automoción, telecomunicación, instrumentación electrónica.
- ✓ Crecimiento exponencial.
  - Si continúa el ritmo exponencial de aceleración de la capacidad de cálculo de los ordenadores, para el año 2088 serán igual de inteligentes que los humanos, y en el 2100 serán 100 veces más inteligentes.

M. L. López Vallejo

2

## CI - productos

- ✓ Procesadores
  - CPU, DSP, Controladores
- ✓ Chips de Memoria
  - RAM, ROM, EEPROM
- ✓ Analógico
  - Procesamiento de audio/vídeo para comunicaciones móviles
- ✓ Programable
  - PLA, FPGA
- ✓ Sistemas empotrados
  - Para coches, fábricas
  - Tarjetas de red
- ✓ "System-on-chip" (SoC)




Imágenes: amazon.com

M. L. López Vallejo

3

## Ventas mundiales de semiconductores




Fuente: Semiconductor Industry Association

M. L. López Vallejo

4

## Ventas mundiales de semiconductores Reparto por regiones



M. L. López Vallejo

5

## Un poco de historia: Los comienzos

- ✓ En Diciembre de 1947 se descubrió el efecto transistor en los Laboratorios Bell → Comienzo Electrónica moderna



John Bardeen, Walter Houser Brattain, William Shockley



El Primer transistor

Fuente: <http://www.fortunecity.com/greenfield/swampy/1/transistor.htm>

- ✓ El circuito integrado se inventó en Texas Instruments en el año 56
  - Tras una estancia en los Laboratorio Bell, Jack Kilby tuvo la idea de agrupar dos dispositivos en un solo componente.



Jack S. Kilby



El Primer Circuito Integrado

M. L. López Vallejo


Fuente: <http://www.ti.com/corp/docs/company/history/kilby.shtml>

6

## La revolución de los dispositivos




Primer Transistor @ Bell Labs



Puerta ECL 3-entradas

- ✓ 1947: Transistor – Bardeen (Bell Labs)
- ✓ 1949: Bipolar – Shockley
- ✓ Primera puerta bipolar – Harris 1956
- ✓ Primer C.I. monolítico – Kilby 1959
- ✓ Primer C.I. comercial – Fairchild 1960
- ✓ TTL: 1962 – 1990s
- ✓ ECL: 1974 – 1980s

## La revolución de los dispositivos: La tecnología MOSFET




Pentium IV

- ✓ 1925, 1935: Transistor MOSFET – Lilienfeld (Canada) & Heil (England)
- ✓ 1960s: Introducido CMOS aunque no se usará ampliamente hasta 1980s
- ✓ 1960s: pMOS (Calculadoras)
- ✓ 1970s: nMOS (Intel micros – 4004, 8080)
- ✓ 1980 -- : CMOS dominante; BiCMOS y SOI menor uso aunque puede crecer
- ✓ En 1965 **Gordon Moore** (confundador de Intel y que había trabajado previamente en Fairchild) enunció su famosa ley: **"Se doblará el número de transistores en un C.I. cada año y medio"**.


## Ley de Moore

Fuente: <http://www.intel.com/research/silicon/mooreslaw.htm>




- Cada 3 años se produce un paso tecnológico y cada paso tecnológico multiplica por 4 el número de transistores
- $10\mu\text{m} \rightarrow 5\mu\text{m} \rightarrow 2,5\mu\text{m} \rightarrow 1\mu\text{m} \rightarrow 0,5\mu\text{m} \rightarrow 0,25\mu\text{m} \rightarrow 0,18\mu\text{m} \rightarrow 0,09\mu\text{m}$

## Example: Intel Processor Sizes



Fuente: <http://www.intel.com/>

## Evolución capacidad/chip en DRAM




- ✓ Queremos pasar de esto



A esto...

■

Si ampliamos...



## Microelectrónica: Bases y Evolución

- ✓ 1947: Descubrimiento efecto transistor
- ✓ 1955: Utilización del transistor
- ✓ 1960: Tecnología Planar



**INTEGRACIÓN  
CRECIENTE**

- ✓ Hoy: X00.000.000 componentes/chip
- ✓ Crecimiento anual de densidad de integración

Nivel de Integración	Ejemplo	Nº puertas lógicas/chip	Periodo de desarrollo
<b>SSI</b>	Puertas básica	< 20	Comienzo de los 60
<b>MSI</b>	Memorias 256 bits	20-200	Mediados-finales 60
<b>LSI</b>	1 – 16 K RAM	200-2000	Comienzo de los 70
<b>VLSI</b>	64K RM	>2000	Finales de los 70 en adelante


## Aspectos fundamentales de VLSI

- ✓ **Tecnología**
  - Alternativas
  - Proceso de fabricación
  - Reglas de diseño
  - Interfaz diseñador-fabricante
- ✓ **Diseño**
  - Metodología: Diseño estructurado
  - Nuevas arquitecturas
  - Proceso general de diseño
  - Herramientas de Soporte
- ✓ **Alternativas ASIC**
  - Dispositivos lógicos programables (PLDs)
  - Redes predifundidas ("Gate Arrays")
  - Biblioteca de células estándar
  - Diseño específico ("Full Custom")
- ✓ **Comprobación (Test)**
  - Necesidad
  - Diseño para Test
- ✓ **Encapsulado**

## Tecnología

- ✓ **Silicio:**
  - Tecnologías básica por:
    - Industria establecida (> 40 años)
    - Rendimientos altos → C.I. Baratos
    - Física unión p-n y transistor conocida
    - Materiales baratos (Si y Al)
    - Gran número de fabricantes
    - Reglas de diseño bastante estándar
  - Predominio:
    - MOS (efecto memoria, ...) sobre Bipolar
    - CMOS (analógico y digital) sobre nMOS
- ✓ **AsGa**
  - Movilidad portadores: 5 veces superior al Silicio
  - Compite con el Si para alta velocidad, pero éste gana prestaciones

## Tecnologías microelectrónicas (evolución pasada)



## ASIC

- ✓ **NOVEDAD**
  - **NO RESIDE**, aún siendo aspectos importantes en:
    - Reducción del coste del sistema
    - Mayor número de componentes por chip
    - Mayor fiabilidad
    - Mejores características
  - **SI RESIDE** en:
    - Nuevos métodos de diseño para manejar la complejidad
    - Nuevas arquitecturas que son posibles (RISC, procesadores sistólicos, ...)
- ✓ **NECESIDAD**
  - **Motivos industriales**
    - Las compañías de semiconductores no pueden crear los circuitos que necesitan las compañías de sistemas por:
      - Problemas de definición de producto
      - Volumen de producción
  - **Motivos estratégicos:**
    - Mantener secretos los diseños (Problema: Ingeniería Inversa)
    - Mantener la competitividad

M. L. López Vallejo

19


## Estilos de diseño

- ✓ Circuitos **Full-custom**
  - Máxima densidad de integración y velocidad
  - Coste elevadísimo
  - Tiempo de diseño enorme
  - Sólo se realizan partes de circuitos semi-custom, por ejemplo: tu microprocesador favorito
- ✓ Circuitos **Semi-custom:**
  - Tiradas medias
  - Sin problemas de prestaciones
  - Tiempo de diseño menor
  - Las herramientas de diseño semi-custom producen magníficos resultados

M. L. López Vallejo

20

## Metodología: Diseño estructurado



M. L. López Vallejo

21


## Niveles de Diseño

- ✓ **Especificaciones**
  - E/S, Metas y Objetivos, Función, Costes
- ✓ **Descripción arquitectural/Comportamiento**
  - VHDL, Verilog, Grandes Bloques
- ✓ **Diseño Lógico**
  - Puertas más Registros
- ✓ **Diseño de circuitos**
  - Transistores dimensionados por consumo y velocidad
  - Lógica discreta, Adaptación a la Tecnología
- ✓ **Trazado (Layout)**
  - Dimensionado, Interconexión, Efectos parásitos

M. L. López Vallejo

22


## Niveles de abstracción de diseño



M. L. López Vallejo

23


## Proceso de diseño



M. L. López Vallejo

24

## C.I. Aplicación Específica (ASIC): Alternativas




M. L. López Vallejo

25

## Diseño "Full Custom"

- ✓ Utilizando un editor de trazados –"layout"- podemos obtener exactamente lo que queremos
- ✓ Sin embargo:
  - Compleja la realización del diseño
  - Requiere semanas la fabricación
  - Elevados costes de diseño
  - Elevados costes generales (non-recurring engineering- NRE-)
  - ¿Cómo automatizar el proceso de realización?




© Hauck

M. L. López Vallejo

26

## Standard Cells: Biblioteca de células estándar

- ✓ Desarrollar implementaciones predefinidas de puertas básicas con un factor de forma estándar.





© Hauck

M. L. López Vallejo

27

## Standard Cells: Biblioteca de células estándar

- ✓ Utiliza un trazado regular
- ✓ Permite automatizar el proceso de realización, pero
  - Requiere semanas para la fabricación
  - No hay economías de escala




© Hauck

M. L. López Vallejo

28

## Mask-Programmable Gate Array (MPGA)

Todo pre-fabricado salvo las capas de metal



© Hauck

M. L. López Vallejo

29

## Dispositivos Lógicos Programables


- ✓ Matrices pre-cableadas (distintas categorías) o dispositivos programables (field-programmable devices):
  - Basados en fusibles (programables una sóla vez)
  - Basados en EPROM no volatil
  - Basados en RAM
- ✓ Recientemente:
  - VPGA (Via-Programmable Gate Array)
  - ASIC Estructurado

© Prentice-Hall

M. L. López Vallejo

30

## Dispositivos Lógicos Programables




© Prentice-Hall

M. L. López Vallejo

31

## Field Programmable Gate Arrays (FPGAs)

- ✓ Células lógicas incluídas en una estructura de rutado general.
- ✓ Las células lógicas contienen normalmente:
  - Calculador funcional de 4 entradas.
  - Flip-flops
- ✓ Todas las características (re)programables eléctricamente



© Hauck

M. L. López Vallejo

32


## Alternativas de Diseño Específico

Característica	Lógica Programable	Gate Array Sea of Gates	Células Estándar/ Macroistemas	Full Custom
Número de puertas	100 - X00.000	100 - X00.000	100 - X00.000	100 - X.000.000
Porcentaje de oblea preprocesada	100%	80-90%	0%	0%
Tiempo hasta obtener prototipo	0	4-13 semanas	6-26 sem.	12-40 sem.
Coste desarrollo por chip (depende de complejidad)	Ninguno	K\$ 10-40	K\$ 40-100	K\$ 100-500
Posibilidad de hacer cambios o correcciones de diseño	Fácil y a mínimo coste	Fácil, rápido y barato	Fácil, pero algo más caro y lento que GA	Pesado, Lento y más caro que GA/BCE
Coste unitario del chip	Bajo	Alto	Medio	El más bajo

M. L. López Vallejo

33

## Un ejemplo real




M. L. López Vallejo

34

## ¿De qué es el curso?

- ✓ Es un curso de electrónica
- ✓ Diseño de ASICs Full-custom mediante herramientas CAD
  - ASIC: circuito integrado de aplicación específica
  - Full-custom: diseñado todo hasta el más mínimo detalle



M. L. López Vallejo

35

## ¿En qué nos concentramos?

- ✓ Los transistores van a ser nuestro elemento tecnológico principal
  - Utilizamos detalles de electrónica básica
  - Diseño mediante esquemáticos
  - Utilización de diagramas de barras
  - Edición de trazados
  - Caracterización del circuito
- ✓ Metodología de diseño
- ✓ Manejo de la complejidad

M. L. López Vallejo

36

## Programa

- 1.- Introducción al diseño de ASICs
- 2.- Lógica nMOS y CMOS:
  - Diagramas de Barras
  - Lógica de conmutación
  - Transistores: su funcionamiento
  - Inversores
  - Lógica de puertas
- 3.- Proceso CMOS:
  - Tecnología de semiconductores de silicio
  - Proceso CMOS básico
  - Reglas de diseño
  - "Latchup"

M. L. López Vallejo

37

## Programa (2)

- 4.- Lógica secuencial:
  - Sistema de temporización
  - Registros
  - Pila (FIFO)
- 5.- Diseño de Subsistemas (1): PLA, Máquina de estados finitos
- 6.- Temporización:
  - Criterio estricto de dos fases
  - Extensiones a la temporización básica
  - Generación de la señal de reloj
  - Otras alternativas de temporización
  - Estructuras lógicas CMOS temporizadas

M. L. López Vallejo

38

## Programa (3)

- 7.- Caracterización del circuito:
  - Resistencia
  - Capacidad
  - Características de conmutación. Retardo
  - Excitación de grandes capacidades
  - Consumo de potencia (estática y dinámica).
- 8.- Métodos de diseño CMOS:
  - Entrada/salida del chip
  - Diseño estructurado
  - Plano de Base
  - Alternativas de diseño de chips CMOS
  - Aspectos económicos
  - Hoja de datos ("datasheet")

M. L. López Vallejo

39

## Programa (4)

- 9.- Test de C.I./Diseño para Test:
  - Necesidad del test
  - Controlabilidad, Observabilidad y Modelos de Fallos
  - Estrategias de diseño para test:
    - \* técnicas "ad-hoc"
    - \* técnicas estructuradas
    - \* técnicas de auto-test
  - Test a nivel de sistema
- 10.- Diseño de Subsistemas (2):
  - Sumadores, Desplazadores
  - Memorias: RAM, ROM
- 11.- Ejemplo de diseño de un sistema CMOS

M. L. López Vallejo

40

## Organización y Evaluación

- ✓ **Opción "intensiva":**
  - ❑ Realización de trabajos durante el curso (trabajo individual) (~20%)
  - ❑ Examen final (individual) (~40%)
  - ❑ Proyecto de diseño de un circuito integrado sobre papel (en parejas) (~40%)
- ✓ **Opción "suave":**
  - ❑ Examen final (individual).

M. L. López Vallejo

41

## Organización y Evaluación (II)

- ✓ **Medios necesarios**
  - ❑ Papel cuadriculado
  - ❑ Lápices o bolígrafos de colores: rojo, verde, azul, negro, amarillo, naranja, violeta.
- ✓ **Profesorado:**
  - ❑ Marisa López Vallejo (Coordinadora)
    - Depacho C-230
    - Mail [marisa@die.upm.es](mailto:marisa@die.upm.es)
    - Tutorías: martes y jueves de 12 a 13
  - ❑ Pablo Ituero Herrero ([pituerto@die.upm.es](mailto:pituerto@die.upm.es))
- ✓ <http://www.lsi.die.upm.es/~marisa/mcre.html>

M. L. López Vallejo

42

## Bibliografía

---

- ✓ *Principles of CMOS Design - A Systems Perspective*. N. Weste, K. Eshraghian. Addison-Wesley. 1993 (2<sup>nd</sup> edition).
- ✓ *"Digital Integrated Circuits"*, Rabaey, J.M. Prentice Hall, 1996
- ✓ *Introduction to nMOS and CMOS VLSI Systems Design*. Amar Mukherjee. Prentice Hall, 1986.
- ✓ *Introduction to VLSI Systems*. C. Mead and L. Conway. Addison Wesley 1980.